PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-221863

(43) Date of publication of application: 06.11.1985

(51)Int.CI.

G06F 15/16

G06F 13/18

(21)Application number: 59-077973

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

18.04.1984

(72)Inventor: FURUKAWA TETSUO


SENDA MINORU

(54) CONTROL METHOD OF COMMON MEMORY

(57)Abstract:

PURPOSE: To curtail remarkably the number of parts by controlling plural microprocessors so that a memory cycle of the microprocessor is completed by using one bus arbiter.

CONSTITUTION: When a CPU1 outputs an address signal of a common memory 5 to an address bus 1A, an address decoder 71 outputs a use necessary signal 41 of the common memory 5 to a bus arbiter 6. This arbiter 6 always checks the use necessary signal of the common memory 5, and outputs a use permitting signal 91 corresponding to its input when a use request is received. By this signal 91, an address bus 5A of the common memory 5 and an address bus 1A of the CPU1, and a data bus 5D of the common memory 5 and a data bus 1D of the CPU are coupled directly, respectively, the CPU1 can utilize the common memory 5, and the signal 91 completes a memory cycle of the CPU1. Also, in case CPU2 and a CPU3 utilize the common memory 5, the signal 91 is outputted.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

①特許出願公開

⑫ 公 開 特 許 公 報 (A) 昭60-221863

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和60年(1985)11月6日

G 06 F 15/16

F-6619-5B 7165-5B

審査請求 未請求 発明の数 1 (全6頁)

公発明の名称 共有メモリーの制御方法

②特 顧 昭59-77973

②出 願 昭59(1984)4月18日

6発明者 古川

哲 夫 楷

横浜市港北区綱島東4丁目3番1号 松下通信工業株式会

社内

70発明者 千田

実

横浜市港北区網島東4丁目3番1号 松下通信工業株式会

社内

⑪出 願 人 松下電器産業株式会社

門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

・明 細 書

1. 発明の名称 共有メモリーの制御方法

2. 特許請求の範囲

3. 発明の詳細な説明

産業上の利用分野

本発明は、複数のマイクロブロセッサーを使用 する電子交換機などの制御装置において、親となるマイクロブロセッサーと、子となる複数のマイ クロブロセッサー間のデータ通信に使用する共有 メモリーの制御方法に関するものである。

従来例の構成とその問題点

第1 図は、従来用いられてきた共有メモリーの 制御方法を用いた、親となるマイクロブロセッサ ーと、2 つの子となるマイクロブロセッサー及び 2 つの共有メモリー装置を示している。

以下にこの従来例の構成について第1図とともに説明する。0は親となるマイクロブロセッサー(以下親CPUと記す)、1及び2は子となるマイクロブロセッサー(以下、子CPUと記す)である。51は親CPU0と子CPU2との共有メモリーである。61は親CPU0と子CPU1とのセマフォレジスタである。62は親CPU0と子CPU2とのセマフォレジスタである。6

7 0 は親CPU0のアドレスデコーダ、7 1 は子 CPU1のアドレスデコーダ、7 2 は子CPU2 のアドレスデコーダである。8 0 1 A は親CPU 0 が共有メモリー5 1 を利用するとき聞く、アド レスパス用ゲート、8 0 2 A は、親CPU 0 が共有 メモリー5 2 を利用するとき聞く、アドレスパス 用ゲート、8 1 A は子CPU 1 が共有メモリー 5 1 を利用するとき聞く、アドレスパス用ゲート、 8 2 A は子CPU 2 が共有メモリー 5 2 を利用するとき聞く、アドレスパス用ゲートである。

801 Dは親CPUのが共有メモリー51を利用 するとき開く、データバス用ゲート、802 Dは 親CPUのが共有メモリー52を利用するとき開 く、データバス用ゲート、81 Dは子CPU1が 共有メモリー51を利用するとき開く、データバ ス用ゲート、82 Dは子CPU2が共有メモリー 52を利用するとき開く、データバス用ゲートで ある。親CPU0のアドレスパス0Aはアドレス デコーダ70、ゲート801A及びゲート802 Aに接続されている。また、親CPU0のデータ

パス0 Dはセマフォレジスタ 6 1 , セマフォレジ スタ62, ゲート801D及び802Dに接続さ れている。子CPU1のアドレスパス1Aはアド レスデコーダ71及びゲート81Aに接続されて おり、また子CPU1のデコーダバス1Dはセマ フォレジスタ61及びゲート81 Dに接続されて いる。子CPU2のTドレスパス2AはTドレス デコーダ72及びゲート82Aに接続されており、 また子CPU2のデータパス2Dは、セマフォレ ジスタ62及びゲート82Dに接続されている。 共有メモリー51のアドレスパス51Aはゲート 801A及びゲート81Aに接続されており、ま た共有メモリー51のデータパス51Dはゲート 801 D及びゲート81 Dに接続されている。共 有メモリー52のアドレスパス52Aはゲート 802A及びゲート82Aに接続されており、ま た共有メモリー52のデータパス52Dはゲート 802D及びゲート82Dに接続されている。ア ドレスデコーダ70の出力は共有メモリー51の 選択信号901が、ゲート801A及びゲート

801Dの制御端子に接続され、セマフォレジスタ61の選択信号902がセマフォレジスタ61 に接続され、共有メモリー52の選択信号903 がゲート802A及びゲート802Dの制御端子 に接続され、さらにセマフォレジスタ62の選択 信号904がセマフォレジスタ62に接続されて いる。アドレスデコーダ71の出力は共有メモリー51の選択信号911がゲート81A及びゲート81Dの制御端子に接続され、セマフォレジスタ61 に接続されている。アドレスデコーダ72の出力 は、共有メモリー52の選択信号921がゲート 82A及びゲート82Dの制御端子に接続され、セマフォレジスタ62の選択信号922がセマフォレジスタ62の選択信号922がセマフォレジスタ62に接続されている。

次に、上記従来例の動作について説明する。第 1 図において、親CPU0が共有メモリー5 1 に データを書き込み、子CPU1がデータを共有メ モリー5 1 から読み出す場合の制御方法を説明す る。

親CPUOは、セマフォレジスタ61からデー タを読み出し、子CPU1が共有メモリー51を 利用していないことを確認する。このとき、子C PU1が共有メモリー51を利用中である場合は セマフォレジスタ61を再度読み出し、子CPU 1が共有メモリー51の利用をやめるまで待たな ければならない。次に、親CPU0は、セマフォ レジスタ61に共有メモリーを利用中であること を示すデータを書き込む。この手順により親CP U0は、共有メモリー51に対する利用権を確立 したことになり、共有メモリー51へのデータ書 き込み、もしくは共有メモリー51からデータ読 み出しが自由にできるものとする。このとき、親 CPU0が共有メモリー51を利用すると、アド レスデコーダ10からは共有メモリー51の選択 信号が出力され、アドレスバス用ゲート801A 及びデータバス用ゲート801Dが開かれ、親C PU0のアドレスパス0Aは共有メモリー51の アドレスパス51Aに直結され、また、親CPU

特開昭60-221863(3)

0のデータパス0Dも共有メモリー51のデータパス51Dに直結され、その結果親CPU0は共有メモリー51を利用することができる。親CPU0が共有メモリー51の利用を終了したときは、セマフォレンスタ61に共有メモリーを利用していないことを示すデータを書き込み、共有メモリー51の利用権を放棄する。

とれとは逆に、子CPU1が共有メモリー51を利用するときは、親CPU0が行なったのと全く同様の手続きで、共有メモリー51を利用する。すなわち、子CPU1はセマフォレジスタ61からデータを読み出し、親CPU0が共有メモリー51を利用していないことを確認する。このとき、親CPU0が共有メモリー51を利用中である場合は、セマフォレジスタ61を再度読み出し、親CPU0が共有メモリー51の利用権を放棄するまで待たなければならない。

親CPU0が共有メモリー51を利用していなければ、次に子CPU1はセマフォレジスタ61に、共有メモリーを利用中であることを示すデー

タを書き込む。この手順により子CPU1は、共 有メモリー51に対する利用権を確立したことに なり、共有メモリー51へのデータ書き込みもし くは共有メモリー51からのデータ読み出しが自 由にてきるものとする。このとき子CPU1が共 有メモリー51を利用すると、アドレスデコーダ 71からは、共有メモリー51の選択信号が出力 され、アドレスパス用ゲート81A及びデータパ ス用ゲート81Dが開かれ、子CPU0のアドレ スパス1Aは共有メモリー51のアドレスパス 5 1 Aに直結され、また、子CPU1のデータバ ス1Dも共有メモリー51のデータバス51Dに 直結され、子CPU0は共有メモリー51を利用 することができる。子CPU1が共有メモリー 51の利用を終了したときは、セマフォレジスタ 6 1 に共有メモリーを利用していないことを示す データを書き込み、共有メモリー51の利用権を 放棄する。

以上の様に、親CPU0と子CPU1はセマフ *レンスタ61を通して共有メモリー51を交互

に利用するので、ゲート801A及び81A, またゲート801D及び81Dが同時に開いて、パスが競合するのを避けることができる。

発明の目的

本発明は、上記従来例の欠点を除去するもので あり、部品点数を破らし、コスト低波を図った上 にさらに、相互のマイクロブロセッサー間のデー タ通信も複雑な制御なしに行なりととができるよ りにするととを目的とするものである。

発明の構成・

本発明は、上記目的を達成するために、1つの 共有メモリーを複数のマイクロプロセッサーが利 用できるようにしたもので、この際問題となるバスの競合をバスアービターで調停することにより、セマフォレジスタを不要とし、その結果として大 幅な部品点数の削減を図ることができるようにし たものである。

実施例の説明

以下に本発明の一実施例の構成について、図面とともに説明する。

第2 図において、1,2,3 はメモリーサイクルの延長のできるマイクロブロセッサー(以下、CPUと記す)である。5 は共有メモリー,6 はパスアービター,71,72,73 はそれぞれCPU1,2、3のアドレスパス1A,2A,3Aと共有メモリ

特開昭60-221863(4)

- 5のアドレスパス 5 A との間に設けられたゲー トであり、81D, 82D, 83Dは、それぞれCP リ1, 2, 3のデータパス1D, 2D, 3Dと共 有メモリー5のデータパス5Dとの間に設けられ たゲートである。41, 42, 43は、それぞれ CPU1, 2, 3 に対応したアドレスデコーダ 71,72,73より出力された、共有メモリー の利用要求信号であり、パスアービター6 に入力 される。また、91,92,93はパスアーピタ - 6 から出力される共有メモリーの利用許可信号 であり、91はCPU1のメモリーサイクルの完 了を制御すると共に、ゲート81A,81Dを開 く制御も行う。92はCPU2のメモリーサイク ルの完了と、ゲート82A,82Dの制御を、 93はCPU3のメモリーサイクルの完了と、ゲ ート83A、83Dの制御を行なり。

次に、上記実施例の動作について説明する。第 2 図において、CPU1が共有メモリー5を利用 しようとして、アドレスパス1Aに、共有メモリ ーのアドレス信号を出力すると、アドレスデコー ダイ1は間もなくパスアービター6に対し、共有メモリーの利用要求信号41を出力する。パスアービター6は常に共有メモリーの利用要求の入力に受力に対しており、利用要求があればその入りにした利用許可信号91により、アドレスパス用のゲート81A及びデータパス用ゲート81A及びデータパス用ゲート81A及びデータパスカル、共有メモリー5のアドレスパス1A、共有メモリー5のデータパス5DとCPU1のデータパス1Dが直結され、CPU1が共有メモリー5を利用するとができるようになる。一方、共有メモリーイクルを完了させる。CPU2またはCPU3が行なわれる。

次に、CPU1、CPU2 かよびCPU3 が同時に、共有メモリー5を利用しようとした場合、 それぞれのCPUのアドレスパスを通じ、アドレスデコーダ71、72 かよび73 から、共有メモ

リーの利用要求信号 4 1. 4 2 および 4 3 が出されるが、パスアービター 6 は第 3 図の様な構成となっているので、共有メモリーの利用許可信号は9 1 にしか出力されない。従って、CPU 1 のアドレスパス用ゲート8 1 A 及びデータパス用ゲート8 1 D しか開かれないので、パスの競合は起こらない。

共有メモリーの利用許可信号91により、前述の如くCPU1のメモリーサイクルが完了する。
との間、CPU2及びCPU3には共有メモリーの利用許可信号が無いので、メモリーサイクルは
延長され、共有メモリーの利用が待たされる。

CPU1のメモリーサイクルが完了すると残された利用要求信号42及び43とから、パスアービター6は共有メモリーの利用許可信号92を出力し、CPU2に対し共有メモリーの利用を可能にする。CPU2がメモリーサイクルを完了すると、パスアービター6は、共有メモリーの利用許可信号93を出力し、CPU3に共有メモリーを利用させ、ノモリーサイクルを完了させる。

次に第3図を用いて、パスアービターの構成と 動作を説明する。第3図において、61はブライ オリティエンコーダといわれる論理回路であり、 入力には共有メモリーの利用要求信号が使用され る。そして、その入力と出力の関係は第4図に示 す通りである。62はデコーダといわれる論理回 路であり、入力端にはブライオリティエンコーダ 61の出力端が接続されており、デコード出力は 共有メモリーの利用許可信号として使われる。す なわち、この場合の入力と出力の関係は第5図に 示す通りである。

今、ブライオリティエンコーダ61の入力のうち、1つだけに共有メモリーの利用要求信号が入った場合には、その入力に対応した第4図に示すエンコード出力が出力され、その出力はデコーダ62を通して第5図に示すようにデコードされるので、共有メモリーの利用要求に対応した利用許可が出される。

次に、プライオリティエンコーダ61の入力に、 共有メモリーの複数の利用要求信号が入った場合



は、優先度の高い入力のみがエンコードされ、デ コーダ 6 2 に送られる。従って、前述の説明の如 く履番に共有メモリーの利用許可が出る。

発明の効果


4. 図面の簡単な説明

第1図は従来の共有メモリーの制御方法を説明


特開昭60-221863(5)

するためのブロック図、第2図は本発明の一実施例における共有メモリーの制御方法を示したブロック図、第3図は上記実施例に使用するパスアーピターのブロック図、第4図, 第5図はそれぞれパスアーピターに使用するブライオリティエンコーダー及びデコーダの真理値を示す説明図である。1、2、3…CPU、5…共有メモリー、6…パスアーピター、71、72、73…アドレスデコーダ、81A、82A、83A、81D、82D、83D…ゲート、41、42、43…共有メモリー利用要求信号、91、92、93…共有メモリー利用
許可信号、1A、2A、3A、5A…アドレスパス、1D、2D、3D、5D…データパス、61…ブライオリティエンコーダ、62…デコーダ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名




东 2 図



Ø

慷·

ant 3 🖾



3 4 0

入力						出力			
_1	2	_3	4	5	6	7	A	Ð	·c
0	0	0	0	0	0	0	0	0	0
1	0	0	0	0	٥	0	1	0	0
×	1	0	0	0	0	0	0	1	0
×	X	1	0	0	0	0	1	1	0
×	×	×	1	0	0	0	0	0	1
×	×	×	· x	1	0	0	1	0	1
×	×	×	x	×	1	0	0	1	1
×	×	×	l x	X	x	١ ١	1 1	1	lı

练 5

Z U			出 力							
Ā	В	C	1	?	3	4	5	6	7	
0	0	0	0	0	0	0	0	0	0	
1	0	0	1	0	0	0	0	0	0	
0	1	0	0	1	0	0	0	0	٥	
1	1	0	0	0	1	0	0	0	٥	
0	0	1	0	0	0	1	0	0	0	
1	0	1,	0	0	0	0	1	0	0	
0	1	1	0	0	0	0	0	1	0	
1	1 1	1	0	0	0	0	0	0	1 1	